发布时间：2024-04-23 来源：网络
本发明涉及金刚石半导体元件，更详细地说，涉及金刚石半导体元件所特有的晶体缺陷的产生得到抑制的半导体元件结构及其制造方法。
金刚石在各种材料中具有最高的热导率，在半导体中具有最大的介质击穿场强。因此，金刚石是最适于需要高电压、大电流工作的大功率半导体元件的半导体材料。而且，由于金刚石中的电子和空穴具有高的迁移率和饱和速度，因此金刚石也适合作为能够在高频率下工作的高频半导体元件。高频金刚石半导体元件是在微波带和毫波带区域的高频率波带中控制大功率的半导体元件。
图5A～C是显示以往金刚石半导体元件的制造工序的图。以下，对于在非专利文献1中公开的以往技术中金刚石半导体晶体管的制造工序进行说明(关于面方位，参照非专利文献2)。
首先，如图5A所示准备单晶金刚石基板1-31。单晶金刚石基板(substrate)1-31表面的面方位[数学式1]准确地在
接着，如图5B所示，在单晶金刚石基板1-31上使单晶金刚石薄膜1-32晶体生长。在晶体生长工序中，按照平行于单晶金刚石薄膜1-32的表面的方式形成二维空穴沟道1-33。由于单晶金刚石(diamond)薄膜1-32表面的面方位[数学式2]和空穴沟道1-33(channel)形成面的面方位[数学式3]与单晶金刚石基板1-31表面的面方位相同，因此准确地在
[数学式3] 进而，如图5C所示，在单晶金刚石薄膜1-32的表面上分别形成源电极1-34、栅电极1-35、漏电极1-36。栅(gate)电极35的长度方向[数学式4]为[100]方向。
通过以上说明的以往方法制作的晶体管的特性在非专利文献1中详细地公开。全部统一为栅极长0.2μm的晶体管特性(根据栅极宽度规格化)公开了晶体管特性数据。根据非专利文献1，该晶体管的最大互导gmmax至多为150mS/mm。
但是，金刚石单晶与其他半导体例如硅、砷化镓、磷化铟、氮化镓等相比，具有晶体缺陷密度极高的问题。因此，不能在晶体管特性中反映出高热导率、高介质击穿电场、良好的高频率特性等金刚石原本的物理性质。另外，使用了金刚石半导体的晶体管还未达到实用化。对于该问题，在非专利文献1中有叙述。因此，为了实现使用了金刚石单晶的实用的晶体管，必须通过对金刚石特有的晶体缺陷的产生加以抑制的方法来制作元件。
金刚石由于具有材料最高的热导率、半导体最大的介质击穿场强，因此理论上是最适用于能够高电压、大电流工作的大功率半导体元件的半导体材料。而且，由于具有高的电子和空穴的迁移率、饱和速度，因此也适于作为能够在高频率下工作的高频半导体元件。
图13A～G显示了以往金刚石半导体元件的制作工序。在表面附近具有二维空穴沟道的金刚石单晶薄膜2-11(图13A)上蒸镀金(Au)，形成Au薄膜2-12(图13B)。在该Au薄膜2-12上涂布抗蚀剂2-13(图13C)。接着，采用光刻或电子束进行曝光和显影，从而将部分抗蚀剂2-13除去，在形成栅电极的区域上的抗蚀剂2-13上形成开口部(图13D)。然后将试样浸在Au刻蚀液中，刻蚀抗蚀剂2-13开口部附近的Au薄膜2-12(图13E)。
如图13E所示，Au薄膜2-12中，从抗蚀剂2-13的开口部露出的表面被刻蚀，由该位置向深度方向(垂直于金刚石单晶薄膜2-11的方向)以及横向方向(水平于金刚石单晶薄膜2-11的方向)也被刻蚀。因此，Au薄膜2-12在抗蚀膜2-13下方的区域也被削掉。将该像挖掉那样被削去的部分称为底切(under cut)。如此被刻蚀溶液向横向方向刻蚀时，Au薄膜2-12和抗蚀膜2-13的附着力比Au薄膜12刚石单晶薄膜2-11的附着力还强，因此向横向方向的刻蚀速度在抗蚀剂2-13侧慢、在金刚石单晶薄膜2-11侧加快。因此，Au薄膜2-12的被刻蚀侧的端面的角度θ大致为45度。也就是说，由于刻蚀而被分割为两个的Au薄膜2-12分别成为上侧宽度大于下侧的倒梯形形状。
接着，进行Al(铝)的蒸镀(图13F)。通过抗蚀剂2-13和Au薄膜2-12的开口部被直接蒸镀在金刚石单晶薄膜2-11表面上的Al和被蒸镀在抗蚀剂2-13上的Al分别形成Al薄膜2-15G、2-15。接着，为了剥离(lift off)抗蚀剂2-13，将试样浸渍在剥离液中，除去抗蚀剂2-13和蒸镀在其上的Al薄膜2-15(图13G)。这里，将Au薄膜2-12中的一个作为源电极2-16S、另一个Au薄膜2-12作为漏电极2-16D、将残留在金刚石单晶薄膜2-11表面上的Al薄膜2-15G作为栅电极2-17G。此时，厚度tS、tD为0.6μm，相当于栅电极2-17G的从源极侧一端至漏极侧一端的长度的栅极长dG为0.2μm。
与其他半导体，例如硅、砷化镓、磷化铟、氮化镓不同，在金刚石半导体中具有所谓的晶体管的电子、空穴行走的沟道必须距离表面0.1μm以内的物理制约(参照非专利文献3)。
在这种物理制约下，为了提高作为金刚石半导体元件增幅度的互导gm、使作为高频率特性中工作频率上限的最大振荡频率fmax提高到实用水平，有必要缩窄源电极2-16S的连接于金刚石单晶薄膜2-11的面一端与栅电极2-17G的源极侧一端之间的源极·栅极电极间隔dSG、以及栅电极2-17G的漏极侧一端与漏电极2-16D的连接于金刚石单晶薄膜2-11面一端之间的栅极·漏极电极间隔dGD。这在其它半导体中并不是什么问题，但在金刚石半导体元件中则是来源于其物理性质而必须解决的课题。进而，为了提高最大振荡频率fmax，必须尽量地缩窄图13G的栅极长dG。
在非专利文献4中公开了源电极2-16S和漏电极2-16D之间的间隔为2.6μm或2.7μm，栅极长dG为0.2μm，因此源极·栅极电极间隔dSG、栅极·漏极电极间隔dGD分别为1.3～1.4μm。
另外，为了在晶体管工作时不发生无用的电压下降，必须尽量地减少源极电阻和漏极电阻。为了降低源极电阻和漏极电阻，必须尽量地加厚源电极2-16S的厚度tS、漏电极2-16D的厚度tD。
然而，在刻蚀Au薄膜2-12的过程中，具有由于在源电极2-16S和漏电极2-16D的栅电极2-17G侧的端面上形成图13E所示的角度θ约为45度的倒梯形结构，因此源极·栅极电极间隔dSG、栅极·漏极电极间隔dGD不能作成比源电极2-16S的厚度tS、漏电极2-16D的厚度tD更窄。也就是说，在以往的技术中，不能同时满足“缩窄源极·栅极电极间隔、栅极·漏极电极间隔”和“增厚源电极的厚度、漏电极的厚度”这两个方面。
在图14A～C中显示了利用以往方法制作的金刚石晶体管的特性。这是在非专利文献3中公开的结果，全部统一为栅极长0.2μm的晶体管特性。对于图14A所示的漏极电流电压特性而言，以栅极长dG规格化的最大漏极电流至多为0.35A/mm。另外，对于图14B所示的互导gm的栅极电压VG依赖性(传递特性)而言，以栅极长dG规格化的最大互导gmmax至多为150mS/mm。对于图14C所示的功率增益U的频率f依赖性而言，工作频率的上限的最大振荡频率fmax至多为81GHz。另外，虽未图示给出，但漏极介质击穿电压至多为45V。
因此，本发明的第2目的为通过兼顾“缩窄源极·栅极电极间隔dSG、栅极·漏极电极间隔dGD”和“增厚源电极的厚度tS、漏电极的厚度tD”，提高最大振荡频率fmax，以大幅提高金刚石场效应晶体管的特性，且抑制电压下降，从而达到实用水平。
使用图22A、22B说明以往的金刚石单晶薄膜的制作方法。准备面方位为(100)的金刚石单晶基板3-1(图22A)。接着使用微波等离子体CVD装置，以甲烷作为反应气体，在基板温度700℃的条件下在金刚石单晶基板3-1上层叠金刚石单晶薄膜3-2，达到1-5μm左右(图22B)。通过CVD法获得的金刚石薄膜的表面以生长状态被氢封端，具有表面传导性，作为P型半导体发挥功能。
在非专利文献5中记载有，为了使形成在硅基板上的金刚石薄膜的结晶性变得良好，将上述金刚石薄膜配置在成为1×10-6Torr真空的陶瓷管中，在线℃以上的高温退火。
使用在图22A、22B说明的以往金刚石单晶薄膜制作方法制作的金刚石单晶薄膜在室温下的平均迁移率为800cm2/Vs左右，可以重现性良好地得到高品质薄膜。但是，在上述金刚石单晶薄膜中存在生长丘、异常生长粒子等多种晶体缺陷或杂质。
在非专利文献5中，如果进行退火的温度为1200℃以上，则伴随金刚石薄膜劣化的band-A发光(来自于缺陷的发光)增大。即，在专利文献2中，在1200℃以上，结晶性的劣化增大。
退火的温度越高则结晶性变得越良好，因此优选在更高的温度下进行退火。但是，在非专利文献5中，如果为了使结晶性变得良好而达到高温、达到某种温度(1200℃)以上，则金刚石薄膜的石墨化得到发展，结晶性的劣化增大。
因此，本发明的第3目的在于提供减少金刚石薄膜内存在的晶体缺陷、杂质等，能够制作高品质金刚石薄膜的金刚石薄膜制作方法。
另外，已知的是，金刚石与硅(Si)相比作为半导体的物理特性优异。理论上确认金刚石元件与硅元件相比，具有高温工作为3倍、高电压性能为30倍、高速化为3倍的特性。因此，期待金刚石实现具有高热导率、介质击穿场强的高功率装置，具有高的载流子迁移率、饱和漂移速度的高频率装置等。也就是说，使用了金刚石半导体的场效应晶体管(FET)与双极晶体管相比，成为远远超过以往半导体的在高频率下可以驱动、可以大功率工作的电子元件。另外，在理论上已经明确，如果实现了使用金刚石半导体的半导体激光、发光二极管，则会实现波长225nm的紫外区域的高亮度发光元件(参照非专利文献6)。
金刚石的能隙为5.5eV，原本为绝缘体，但与Si的情况相同，当掺杂III族元素的B，则形成受体能级，理论上成为p型半导体。
晶体管或光装置结构中的p型半导体层在空穴浓度小于1.0×1015cm-3时，与绝缘体同样为高电阻，因此不能充分地发挥作为p型半导体的功能，不能使用。该晶体管或光装置结构中的p型半导体层的掺杂元素的密度超过1.0×1021cm-3时，由于显示金属的电传导，因此该情况也不能充分地发挥作为p型半导体的功能，不能使用。因而，p型半导体层必须是空穴浓度为1.0×1015cm-3以上、且掺杂原子浓度为1.0×1021cm-3以下。
由于半导体中的空穴浓度和掺杂原子浓度依赖于温度，因此为了保证装置的实用性，在室温(300K)附近的工作温度下满足上述条件是重要的。进而，在家电、电力机器、产业机器等大功率下使用时，由于特别要求在高温状态下的工作，因此即便在高于室温的温度、例如500K附近下也必须满足上述条件。
但是，如图38所示，在金刚石中掺杂硼(B)的以往技术中，存在B原子浓度即便为1.0×1021cm-3时，在室温(300K)下只能得到6×1014cm-3的空穴浓度的问题。图38的横轴为测定温度(K)、纵轴为以往p型金刚石半导体中的空穴浓度(cm-3)，以以往p型金刚石半导体中对每个B原子浓度绘制测定值。由于该值在300K下不满足实用上所要求的1.0×1015cm-3，因此具有不能将金刚石半导体作为晶体管或光装置实用化的问题。
另外，作为提高金刚石半导体在300K附近的空穴浓度的方法，考虑到将B原子浓度提高到比1.0×1021cm-3更高，但如果B原子浓度高于1.0×1021cm-3，则金刚石的晶体品质恶化，失去作为金刚石半导体的性质，因此具有不能实用的问题。
因而，本发明的第4目的在于提供在室温(300K)以上温度下的空穴浓度为1.0×1015cm-3以上、且掺杂原子浓度为1.0×1021cm-3以下的实用的p型金刚石半导体及其制造方法。
如上所述，金刚石是兼具物质中最高的热导率(22W/cmK)和介质击穿电场(＞10MV/cm)、高的载流子迁移率(电子4500cm2/Vs、空穴3800cm2/Vs)的半导体，如果实现了高效率掺杂，则会实现以超过Si、GaAs、GaN的高频率高功率工作的晶体管。
在金刚石中进行掺杂的方法之一为离子注入法。该离子注入法是以高电压加速杂质、施加数kV～数MV的能量，在晶体中导入杂质离子的方法，由于伴有高能量过程，因此与加速电压成比例地在晶体中产生损伤(晶体缺陷、非晶层等)。该损伤可以通过进行适当的高温退火处理而除去，由此掺杂剂被电活化，体现出所注入的杂质带来的半导体特性。但是，由于金刚石在常压(1气压)下为热力学的准稳定层，因此在通常使用的常压或真空下的退火中，不能得到高品质的金刚石半导体。因而，在专利文献1中如下所述那样，进行了在高压力下的高温退火。
图43A～43E显示了使用以往技术的离子注入法的金刚石半导体的制作工序。使用离子注入装置在加速电压150kV、剂量1×1016cm-2的条件下在金刚石单晶(图43A)中注入掺杂剂(硼)(图43B-43C)，在5GPa、1700K的压力、温度下烧结1小时(退火)(图43D)。
但是，如此进行了退火处理的金刚石薄膜为高电阻，具有不显示半导体特性的问题。这是由于在高温高压退火处理的过程中，金刚石表面发生刻蚀，注入有离子的层被削减(图43D)。这样，在以往方法中通过离子注入形成的金刚石层在高温高压退火中被刻蚀，存在无法得到金刚石半导体的问题。
因而，本发明的第5目的在于提供防止注入有离子的金刚石由于高温高压退火引起的金刚石表面的刻蚀，得到通过以往方法不能得到的高品质P型、N型金刚石半导体的金刚石半导体制作方法。
为了达成上述第1目的，本发明的一形态为场效应晶体管，该晶体管由单晶金刚石薄膜、形成在上述单晶金刚石薄膜内部的空穴或电子沟道以及形成在上述单晶金刚石薄膜上的漏电极、栅电极和源电极构成，其特征在于，上述单晶金刚石薄膜的晶轴
方向相对上述单晶金刚石薄膜表面的面方位倾斜，或者，上述单晶金刚石薄膜的晶轴
本发明的其他形态为场效应晶体管，该晶体管由形成在基板上的单晶金刚石薄膜、形成在上述单晶金刚石薄膜内部的空穴或电子沟道以及形成在上述单晶金刚石薄膜上的漏电极、栅电极和源电极构成，其特征在于，上述单晶金刚石薄膜的晶轴
方向相对上述单晶金刚石薄膜表面的面方位倾斜，或者，上述单晶金刚石薄膜的晶轴
本发明的其他形态为场效应晶体管，该晶体管由形成在基板上的单晶金刚石薄膜、形成在上述单晶金刚石薄膜上的空穴或电子沟道以及形成在上述沟道上的漏电极、栅电极和源电极构成，其特征在于，上述单晶金刚石薄膜的晶轴
这些上述基板为单晶金刚石基板，上述单晶金刚石基板和上述单晶金刚石薄膜的界面的面方位与上述单晶金刚石基板的晶轴
这些上述栅电极的长度方向与上述单晶金刚石薄膜的晶轴[110]方向所成角度度β可以是-30度～+30度的范围。
本发明的其他形态为场效应晶体管的制造方法，其中场效应晶体管由形成在基板上的单晶金刚石薄膜、形成在上述单晶金刚石薄膜内部的空穴或电子沟道以及形成在上述单晶金刚石薄膜上的漏电极、栅电极和源电极构成，其特征在于，该方法包括以下工序在上述基板上形成上述单晶金刚石薄膜的工序；在上述单晶金刚石薄膜上形成上述沟道的工序；在所形成的上述沟道上进一步形成上述单晶金刚石薄膜的工序；研磨加工上述单晶金刚石薄膜的表面使得上述单晶金刚石薄膜表面的面方位相对上述单晶金刚石薄膜的晶轴
本发明的其他形态为场效应晶体管的制造方法，其中场效应晶体管由形成在基板上的单晶金刚石薄膜、形成在上述单晶金刚石薄膜内部的空穴或电子沟道以及形成在上述单晶金刚石薄膜上的漏电极、栅电极和源电极构成，其特征在于，该方法包括以下工序在上述基板上形成上述单晶金刚石薄膜的工序；研磨加工上述单晶金刚石薄膜表面使得所形成的上述单晶金刚石薄膜表面相对上述单晶金刚石薄膜的晶轴
本发明的其他形态为场效应晶体管的制造方法，其中场效应晶体管由形成在单晶金刚石基板上的单晶金刚石薄膜、形成在上述单晶金刚石薄膜内部的空穴或电子沟道以及形成在上述单晶金刚石薄膜上的漏电极、栅电极和源电极构成，其特征在于，该方法包括以下工序研磨加工上述单晶金刚石基板的表面使得上述单晶金刚石基板的面方位相对上述单晶金刚石基板的晶轴
方向倾斜的工序；在研磨加工过的上述单晶金刚石基板上形成上述单晶金刚石薄膜的工序；在上述单晶金刚石薄膜上形成上述沟道的工序。
的面方位是非常容易产生缺陷的面方位。因此，通过使金刚石基板的面方位稍稍偏离
方向，可以显著地抑制金刚石特有的晶体缺陷的产生。可得到高的场效应晶体管的互导。
为了达成上述第2目的，本发明的形态为金刚石半导体元件，其为在金刚石单晶薄膜上分别间隔一定距离形成栅电极、源电极和漏电极的金刚石半导体元件，其特征在于，源电极包含金刚石单晶薄膜侧的第1区域和第1区域以外的第2区域、第1区域的栅电极侧的第1端面与栅电极之间的第1距离小于等于第2区域的栅电极侧的第2端面与栅电极之间的第2距离，漏电极包含金刚石单晶薄膜侧的第3区域和第3区域以外的第4区域、第3区域的栅电极侧的第3端面与栅电极之间的第3距离小于等于第4区域的栅电极侧的第4端面与栅电极之间的第4距离。
上述的第1距离可以是0.1μm～10μm的范围，第2距离可以是第1距离～30μm的范围。
上述的第3距离可以是0.1μm～50μm的范围，第4距离可以是第3距离～50μm的范围。
上述的第1区域的厚度可以是0.01μm～0.2μm的范围，第2区域的厚度可以是0.2μm以上。
上述的第3区域的厚度可以是0.01μm～0.2μm的范围，第4区域的厚度可以是0.2μm以上。
本发明的形态为金刚石半导体元件，其为在金刚石单晶薄膜上分别间隔一定距离形成栅电极、源电极和漏电极的金刚石半导体元件，其特征在于，源电极至少包含形成在金刚石单晶薄膜上的第1下部金属膜和形成在第1下部金属膜上的第1上部金属膜，第1下部金属膜的栅电极侧的第1端面与栅电极之间的第1距离小于等于第1上部金属膜的栅电极侧的第2端面与栅电极之间的第2距离，漏电极至少包含形成在金刚石单晶薄膜上的第2下部金属膜和形成在第2下部金属膜上的第2上EMC易倍体育 易倍EMC部金属膜，第2下部金属膜的栅电极侧的第3端面与栅电极之间的第3距离小于等于第2上部金属膜的栅电极侧的第4端面与栅电极之间的第4距离。
上述的第1距离可以是0.1μm～10μm的范围，第2距离可以是第1距离～30μm的范围。
上述的第3距离可以是0.1μm～50μm的范围，第4距离可以是第3距离～50μm的范围。
上述的第1下部金属膜的厚度可以是0.01μm～0.2μm的范围，第1上部金属膜的厚度可以是0.2μm以上。
权利要求10记载的发明是权利要求6～9所述的金刚石半导体元件，其特征在于，第2下部金属膜的厚度为0.01μm～0.2μm的范围，第2上部金属膜的厚度为0.2μm以上。
上述的第1下部金属膜由金或含有金的合金形成，第1上部金属膜可以为金、铂、钯、钛、钼、钨中任一种金属或含有其的合金。
上述的第2下部金属膜由金或含有金的合金形成，第2上部金属膜可以为金、铂、钯、钛、钼、钨中任一种金属或含有其的合金。
本发明的其他形态为金刚石半导体元件制作方法，其特征在于具有以下工序在金刚石单晶薄膜上形成第1金属膜的工序；在第1金属膜上形成第2金属膜的工序；在第2金属膜的第1区域上形成到达第1金属膜表面的第1开口部的工序；对从开口部露出的第1金属膜的表面的一部分进行刻蚀，形成到达金刚石单晶薄膜表面的第2开口部的工序；在从第2开口部露出的金刚石单晶薄膜上形成第3金属膜的工序。
在形成上述第1开口部的工序中，可以按照第1开口部的宽度大于第2金属膜的厚度来形成第1开口部。
根据本发明，在金刚石半导体中，通过分为剥离的层和刻蚀的层来形成源电极和漏电极，可以兼顾“缩窄源极·栅极电极间隔、栅极·漏极电极间隔”和“增厚源电极的厚度、漏电极的厚度”，大幅提高金刚石场效应晶体管的特性，使其达到实用水平。
为了达成上述第3目的，本发明的形态为金刚石薄膜的制作方法，其特征在于具有以下工序在基板上形成金刚石晶体薄膜的第1工序；在金刚石稳定的高压力下烧结上述形成的金刚石晶体薄膜的第2工序。
本发明的其他形态为金刚石薄膜的制作方法，其特征在于具有以下工序在基板上形成金刚石晶体薄膜的第1工序；准备两张上述形成的金刚石晶体薄膜的第2工序；重叠上述两张金刚石晶体薄膜的各表面使各自的表面的至少一部分相接触，在金刚石稳定的高压力下烧结上述重叠的两张金刚石晶体薄膜的第3工序。
本发明的其他形态为金刚石薄膜的制作方法，其特征在于具有以下工序在基板上形成金刚石晶体薄膜的第1工序；在上述形成的金刚石晶体薄膜的表面的至少一部分上形成保护部件、或者用保护部件覆盖上述至少一部分，通过上述保护部件保护上述至少一部分的第2工序；在金刚石稳定的高压力下烧结被上述保护部件保护的金刚石晶体薄膜的第3工序。
在上述第1工序中，可以进行以下控制中的至少任意一种一种控制为，控制形成上述金刚石晶体薄膜时用于加热上述基板的温度；另一种控制为，对于形成上述金刚石晶体薄膜时所使用的甲烷和氢气，控制上述甲烷流量相对于上述氢气流量的比例。
上述温度可以控制在形成上述金刚石晶体薄膜时的生长温度以上、700℃以下。
上述金刚石晶体薄膜表面的平坦性以均方根粗糙度表示时在1μm2范围内可以为30nm以下。
进行上述烧结时的压力P(GPa)与进行上述烧结时的温度T(K)的关系满足P≥0.71+0.0027T的关系、且在P≥1.5GPa的压力下进行上述烧结。
根据本发明，由于对金刚石晶体薄膜实施高压高温退火处理以使金刚石稳定，因此可以减少金刚石晶体薄膜中的晶体缺陷、杂质，可以使金刚石晶体薄膜高品质化。
为了达成上述第4目的，本发明的形态为p型金刚石半导体，其特征在于作为掺杂剂含有Al、Be、Ca、Cd、Ga、In、Li、Mg和Zn中的任何一个。
上述掺杂元素的浓度可以是在各温度下使上述p型金刚石半导体中的空穴浓度达到1.0×1015cm-3以上的浓度、且为1.0×1021cm-3以下的浓度。
作为上述掺杂元素，可以以2.6×1016cm-3以上、1.0×1021cm-3以下的浓度含有Al。
作为上述掺杂元素，可以以1.3×1016cm-3以上、1.0×1021cm-3以下的浓度含有Be。
作为上述掺杂元素，可以以3.2×1016cm-3以上、1.0×1021cm-3以下的浓度含有Ca。
作为上述掺杂元素，可以以6.4×1015cm-3以上、1.0×1021cm-3以下的浓度含有Cd。
作为上述掺杂元素，可以以8.1×1015cm-3以上、1.0×1021cm-3以下的浓度含有Ga。
作为上述掺杂元素，可以以5.1×1015cm-3以上、1.0×1021cm-3以下的浓度含有In。
作为上述掺EMC易倍体育 易倍EMC杂元素，可以以3.2×1016cm-3以上、1.0×1021cm-3以下的浓度含有Li。
作为上述掺杂元素，可以以1.0×1017cm-3以上、1.0×1021cm-3以下的浓度含有Mg。
作为上述掺杂元素，可以以1.6×1016cm-3以上、1.0×1021cm-3以下的浓度含有Zn。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过超高温高压合成，将Al、Be、Ca、Cd、Ga、In、Li、Mg和Zn中的任一个作为掺杂元素掺杂到金刚石中。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过离子注入法，将Al、Be、Ca、Cd、Ga、In、Li、Mg和Zn中的任一个作为掺杂元素掺杂到金刚石中。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳(C)的气体和Al原子数相对于C原子数的比例(Al/C)为26ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
上述Al的掺杂气体可以含有将固体Al插入到等离子体中使其气化的铝(Al)、三甲基铝((CH3)3AlTMAl)、三乙基铝((C2H5)3AlTEAl)和氯化铝(AlCl3)的任一种。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳(C)的气体和Be原子数相对于C原子数的比例(Be/C)为0.13ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
上述Be的掺杂气体可以含有将固体Be插入到等离子体中使其气化的铍(Be)。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳(C)的气体和Ca原子数相对于C原子数的比例(Ca/C)为0.32ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
其特征在于，上述Ca的掺杂气体可以含有将固体Ca插入到等离子体中使其气化的钙(Ca)和氯化钙(CaCl2)的任一种。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳(C)的气体和Cd原子数相对于C原子数的比例(Cd/C)为0.064ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳(C)的气体和Ga原子数相对于C原子数的比例(Ga/C)为0.081ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳的气体和In原子数相对于C原子数的比例(In/C)为0.051ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳(C)的气体和Li原子数相对于C原子数的比例(Li/C)为3.0ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
上述Li的掺杂气体可以含有甲基锂(CH3Li)、乙基锂(C2H5Li)和丙基锂(C3H7Li)的任一种。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳的气体和Mg相对于C原子数的比例(Mg/C)为1.0ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳的气体和Zn原子数相对于C的比例(Zn/C)为0.16ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
本发明的其他形态为MESFET，其特征在于具备金刚石基板，形成在上述金刚石基板上的利用上述任何方法制作的p型金刚石半导体层、相互间隔一定距离形成在上述p型金刚石半导体层上的源电极和漏电极、形成在上述p型金刚石半导体层上的上述源电极和漏电极之间的栅电极。
本发明的其他形态为MISFET，其特征在于具备金刚石基板，形成在上述金刚石基板上的利用上述任何方法制作的p型金刚石半导体层、相互间隔一定距离形成在上述p型金刚石半导体层上的源电极和漏电极、形成在上述p型金刚石半导体层上的上述金属电极之间的绝缘体层、形成在上述绝缘体层上的栅电极。
本发明的其他形态为npn型双极晶体管，其特征在于具备金刚石基板、形成在上述金刚石基板上的第1n型金刚石半导体层、相互间隔一定距离形成在上述第1n型金刚石半导体层上的利用上述任何方法制作的第1p型金刚石半导体层和第1金属电极、相互间隔一定距离形成在上述p型金刚石半导体层上的第2n型金刚石半导体层和第2金属电极、形成在上述第2n型金刚石半导体层上的第3金属电极。
本发明的其他形态为pnp型双极晶体管，其特征在于具备金刚石基板、形成在上述金刚石基板上的利用上述任何方法制作的第1p型金刚石半导体层、相互间隔一定距离形成在上述第1p型金刚石半导体层上的n型金刚石半导体层和第1电极、相互间隔一定距离形成在上述n型金刚石半导体层上的形成在上述金刚石基板上的权利要求1～10任一项所述的第2p型金刚石半导体层和第2电极、形成在上述第2上述p型金刚石半导体层上的第3电极。
本发明的其他形态为LED，其特征在于具备金刚石基板、形成在上述金刚石基板上的利用上述任何方法制作的p型金刚石半导体层、相互间隔一定距离形成在上述p型金刚石半导体层上的n型金刚石半导体层和阳极电极、形成在上述n型金刚石半导体层上的阴极电极。
通过本发明，能够制作在室温(300K)以上空穴浓度为1.0×1015cm-3以上、掺杂原子浓度为1.0×1021cm-3以下的实用的p型金刚石半导体。另外，可以在将掺杂原子浓度抑制在1.0×1021cm-3以下的同时，大幅度地提高p型金刚石半导体的空穴浓度。
为了达成上述第5目的，本发明的形态为金刚石半导体的制作方法，其特征在于具有以下工序通过离子注入法在金刚石中注入掺杂剂的第1工序；在注入有离子的金刚石表面的至少一部分上形成保护层的第2工序；在3.5GPa以上的压力、且600℃以上的温度下，对被保护层保护的、注入有离子的金刚石进行烧结的第3工序。
本发明的形态为金刚石半导体的制作方法，其特征在于具有以下工序通过离子注入法在金刚石中注入掺杂剂的第1工序；重叠两个注入有离子的金刚石，使得该注入有离子的金刚石表面的至少一部分相互接触，在3.5GPa以上的压力、且600℃以上的温度下进行烧结的第2工序。
通过上述离子注入法注入的掺杂剂可以含有B、Al、Ga、In、Zn、Cd、Be、Mg、Ca、P、As、Sb、O、S、Se、Li、Na、K中的至少1种。
烧结上述注入有离子的金刚石时的压力P(kbar)和温度T(K)可以是满足式P＞7.1+0.027T关系的35kbar以上的压力、且873K以上的温度。
上述保护层可以是含有钛、钨、铂、钯、钼中至少1个的金属，Al1-xSixO1-yNy(0≤x≤1、0≤y≤1)以及将2种以上这些物质多层化而成的层中的任一种。
根据本发明，通过在利用保护层保护表面的基础上对离子注入金刚石进行高温高压退火处理，可以得到具有高迁移率的高品质P型、N型金刚石半导体。另外，由于可以得到在室温下具有充分高的自由电子、空穴浓度的金刚石半导体，因此可以实现高性能的高频率高功率晶体管。
图8A为显示使用了本发明一实施方式的金刚石半导体元件的栅极长为0.2μm的金刚石场效应晶体管的特性的图，显示漏极电流电压特性的图。
图8B为显示使用了本发明一实施方式的金刚石半导体元件的栅极长为0.2μm的金刚石场效应晶体管的特性的图，显示互导gm的栅极电压VG依赖性(传递特性)的图。
图8C为显示使用了本发明一实施方式的金刚石半导体元件的栅极长为0.2μm的金刚石场效应晶体管的特性的图，显示功率增益U的频率f依赖性的图。
图10A为显示栅极·下部漏极间隔dGDB和漏极介质击穿电压VBR关系的图。
图10B为显示栅极·上部漏极间隔dGDT和最大振荡频率fmax关系的图。
图11A为下部源电极2-6SB厚度tSB和最大振荡频率fmax关系的图。
图11B为上部源电极2-6ST厚度tST和最大振荡频率fmax关系的图。
图14A为显示使用了利用以往技术的金刚石半导体元件的晶体管的特性、漏极电流电压特性的图。
图14B为显示使用了利用以往技术的金刚石半导体元件的晶体管的特性、互导gm的栅极电压VG依赖性(传递特性)的图。
图14C为显示使用了利用以往技术的金刚石半导体元件的晶体管的特性、功率增益U的频率f依赖性的图。
图23A为用于比较本发明实施例1的在高压高温退火前后的金刚石单晶薄膜上制作的场效应晶体管的电流-电压特性的图。
图23B为用于比较在本发明实施例1的高压高温退火前后的金刚石单晶薄膜上制作的场效应晶体管的电流-电压特性的图。
图24为显示本发明实施方式的掺杂原子在原料气体中的浓度与在p型金刚石半导体中的浓度的关系的图。
图25为显示本发明实施方式4的p型金刚石半导体中相对于各Al原子浓度的空穴浓度的温度依赖性的图。
图26为显示本发明实施方式5的p型金刚石半导体中相对于各Be原子浓度的空穴浓度的温度依赖性的图。
图27为显示本发明实施方式6的p型金刚石半导体中相对于各Ca原子浓度的空穴浓度的温度依赖性的图。
图28为显示本发明实施方式7的p型金刚石半导体中相对于各Cd原子浓度的空穴浓度的温度依赖性的图。
图29为显示本发明实施方式8的p型金刚石半导体中相对于各Ga原子浓度的空穴浓度的温度依赖性的图。
图30为显示本发明实施方式9的p型金刚石半导体中相对于各In原子浓度的空穴浓度的温度依赖性的图。
图31为显示本发明实施方式11的p型金刚石半导体中相对于各Mg原子浓度的空穴浓度的温度依赖性的图。
图32为显示本发明实施方式12的p型金刚石半导体中相对于各Zn原子浓度的空穴浓度的温度依赖性的图。
图33为显示本发明实施方式15的MESFET(金属-半导体场效应晶体管)的剖面构成图的图。
图34为显示本发明实施方式16的MISFET(金属-绝缘膜-半导体场效应晶体管)的剖面构成图的图。
图38为显示以往p型金刚石半导体中相对于各B原子浓度的空穴浓度的温度依赖性的图。
图39为显示本发明实施方式10的p型金刚石半导体中相对于各Li原子浓度的空穴浓度的温度依赖性的图。
图42为显示将硼(B)作为掺杂剂进行了离子注入的金刚石薄膜在高温高压退火前后的阴极发光(CL)光谱(测定温度10K)的图。
图43A为显示利用以往技术的使用了离子注入法的金刚石半导体制造工序的图。
图43B为显示利用以往技术的使用了离子注入法的金刚石半导体制造工序的图。
图43C为显示利用以往技术的使用了离子注入法的金刚石半导体制造工序的图。
图43D为显示利用以往技术的使用了离子注入法的金刚石半导体制造工序的图。
图43E为显示利用以往技术的使用了离子注入法的金刚石半导体制造工序的图。
为了达成第1目的，本发明的金刚石半导体元件的特征在于使单晶金刚石基板、单晶金刚石薄膜、空穴或电子沟道的各面方位以及栅电极的形成方向采用本发明特有的方向。
以下，详细地说明用于达成第1目的的本发明金刚石半导体元件的构造和制造方法。
(实施方式1)图1A、1B为本发明实施方式1的金刚石半导体元件的结构图。如图1B的剖视图所示，在单晶金刚石基板1-1上形成有单晶金刚石薄膜1-2。在单晶金刚石薄膜1-2中形成有二维的空穴或电子沟道1-3。进而，将单晶金刚石基板1-1的面方位与单晶金刚石基板1-1的晶轴
方向所成角度作为αs、将单晶金刚石薄膜1-2的面方位与单晶金刚石薄膜1-2的晶轴
方向所成角度作为αc。如图1A的俯视图所示，在单晶金刚石薄膜1-2的表面上分别形成有源电极1-4、栅电极1-5、漏电极1-6。形成在单晶金刚石薄膜1-2内部的沟道1-3以虚线]与单晶金刚石薄膜的晶轴[110]所成角度作为β。对于αs、αd、αc和β在后叙述。接着，说明本金刚石半导体元件的制作工序。
g→]]图3A～3D是说明本发明金刚石半导体元件制作工序的图。如图3A所示，首先准备面方位主要朝向晶轴
接着，如图3B所示，进行表面研磨，使得单晶金刚石基板1-1表面的面方向[数学式6]从单晶金刚石基板1-1的晶轴
s→]]该表面研磨例如可以通过以下顺序实施。首先，通过X射线衍射测定，对基板表面从
面方位的倾斜角度进行测定。然后，使用蜡将单晶金刚石基板1-1粘合在试样台上。之后在铁的平板上与油一起涂布金刚石磨粒(粒径0.3μm～1μm)。将粘合有单晶金刚石基板1-1的该试样台放置在铁的平面上，在固定了试样台的状态下，使铁的平板旋转进行研磨。研磨一定时间后，通过X射线衍射测定，对倾斜角度进行测定，反复进行上述研磨和X射线衍射测定，直至得到所需角度αs。即，如图3B所示，磨削基板，使得单晶金刚石基板面方位通过研磨成为规定的αs。αs(°)倾斜面在后述的工序中，可以仅作为生长单晶金刚石薄膜的面。
接着，如图3C所示，在形成有αs面方位角度的单晶金刚石基板1-1上使单晶金刚石薄膜1-2晶体生长。该薄膜的晶体生长可以通过微波等离子体CVD法进行。更详细地说，在放置有单晶金刚石基板1-1的反应管内供给甲烷气体和氢气(甲烷气体的流量比为1％)作为原料气体。使反应管内的线kW的微波，在反应管内产生等离子体。单晶金刚石基板1-1的温度设定在700℃(以上、条件1)。单晶金刚石薄膜1-2表面的面方位[数学式7]与单晶金刚石基板1-1面相同，可以偏离单晶金刚石薄膜1-2的晶轴
d→]]另外，在单晶金刚石薄膜1-2的内部沿着单晶金刚石薄膜1-2的表面形成二维的空穴或电子沟道。沟道1-3与上述单晶金刚石薄膜1-2的情况相同，例如通过微波等离子体CVD法形成。即，反应管内的温度、真空度、微波的条件相同，原料气体的条件改为只有氢气(条件2)。利用该条件2，在制作途中的单晶金刚石薄膜1-2的表面上照射15分钟等离子体，从而形成沟道1-3。之后，返回到原来的条件(条件1)再次形成单晶金刚石薄膜1-2，从而可以在单晶金刚石薄膜1-2的内部形成沟道1-3。
需要说明的是，上述条件1、条件2为使用空穴沟道时的例子。使用电子沟道构成金刚石半导体元件时，可以使用氢气、甲烷气体、磷化氢(PH3)气体作为原料气体(条件3)。此时，首先在条件1下形成单晶金刚石薄膜1-2，改变至条件3形成电子沟道1-3，返回至条件1再次形成单晶金刚石薄膜1-2。二维的沟道1-3形成面的面方位[数学式8]可以偏离单晶金刚石薄膜1-2的晶轴
c→]]接着，如图3D所示，在单晶金刚石薄膜1-2的表面上形成源电极1-4、栅电极1-5、漏电极1-6。如果从单晶金刚石薄膜1-2表面的上方观察，则在源电极1-4的正下方和漏电极1-6的正下方存在沟道1-3(沟道1-3在图3D的俯视图中用虚线的中间。从单晶金刚石薄膜1-2表面的上方观察时，栅电极1-5与沟道1-3交叉地配置。如图3D所示，按照沟道1-3上方的栅电极1-5的长度方向[数学式9]成为单晶金刚石薄膜晶轴[110]方向或者偏离晶轴[110]方向β(度)的方向，制作栅电极1-5。通过上述各工序，完成由本发明金刚石半导体元件结构形成的场效应晶体管。
g→]]这里，对于αs、αd、αc的关系进行说明。首先，通过上述单晶金刚石基板1-1的研磨工序决定αs后，如果原样地形成单晶金刚石薄膜层1-2和沟道1-3，则αs＝αd＝αc。但是，该条件并没有限定，也可以独立地控制各自的角度。例如，通过在形成单晶金刚石薄膜1-2后、形成电极之前研磨单晶金刚石薄膜1-2的表面使其倾斜，还可以使αd和αs成为不同的角度。另外，在形成沟道1-3之前，暂时从反应管中取出，对所形成的单晶金刚石薄膜表面进行研磨使其倾斜，之后形成沟道1-3，从而可以独立地控制αs和αc。
图4A、4B为显示通过本发明工序制作的场效应晶体管的特性的图。图4A为显示最大互导gmmax与各面方位偏离
方向的倾斜角度(αs、αc、αd)的关系的图。这里，使αs、αd、αc为相同角度并同时改变它们。互导是表示场效应晶体管性能的最基本的参数。通常来说，晶体缺陷的存在可以通过代表性的装置性能gm评价。gm越高则可以评价为晶体缺陷越少。需要说明的是，在图4B中后述的β值为0°。
方向。即，成为αs＝0°、αc＝0°、αd＝0°的状态。此时，gmmax为40～80mS/mm左右。
由图4A可知，随着增大αs、αc、αd，gmmax急剧地增加，在αs＝0.05°、αc＝0.05°、αd＝0.05°的条件下，gmmax＝310～390mS/mm。αs、αc、αd为0.05°～1.1°的范围时，gmmax为300mS/mm以上。另一方面，如果αs、αc、αd超过1.1°，则gmmax急剧地减少。因此，通过使αs、αc、αd为0.05°～1.1°的范围，可以得到比以往技术大很多的gmmax。如上所述，通过使单晶金刚石基板等的面方位稍稍偏离
方向，可以显著地抑制金刚石特有的晶体缺陷的产生，可以得到高的场效应晶体管的互导。
图4B为最大互导gmmax与栅电极的长度方向偏离[110]方向的倾斜角度β的关系的图。此时αs＝αc＝αd＝0.05°。
在以往技术中，在栅电极的长度方向使用[100]方向。即，使栅电极的长度方向朝向[100]方向时，在图4B中相当于β＝±45°的状态。对于以往技术的β＝±45°该条件而言，gmmax至多为25mS/mm。
在本发明的金刚石半导体元件中，当使β为-30°～30°的范围时，gmmax为100mS/mm以上。当β为0°(相当于g＝[110])时，gmmax甚至到200mS/mm。这样，通过使形成栅电极1-5的方向最优化到上述范围内，首次可以制作使用了具有实用水平的互导的金刚石半导体的场效应晶体管。
在以上的说明中，对沟道1-3形成在单晶金刚石薄膜1-2内部的情况进行了说明。但是，在形成沟道1-3的工序之后，不再次形成单晶金刚石薄膜1-2，而直接在沟道1-3的表面上形成源电极1-4、栅电极1-5、漏电极1-6的结构也可以作为半导体元件工作。也就是说，也可以是图1B中在沟道1-3上方没有单晶金刚石薄膜1-2层的构成。此时，通过分别将沟道1-3表面的面方位与单晶金刚石薄膜1-2的晶轴
方向所成角度αc、以及单晶金刚石基板1-1的面方位与单晶金刚石基板1-1的晶轴
方向所成角度αs设定在上述范围，能够以更加简单的构成得到同样的抑制晶体缺陷产生的效果。因此，当然并不限定于如图1B所示那样沟道1-3位于单晶金刚石薄膜层1-2厚度方向的正中间部位的构造。
进而，通过在形成源电极1-4、栅电极1-5、漏电极1-6之前除去图1的单晶金刚石基板，还可以得到没有单晶金刚石基板1-1的结构。即，如图6所示，即便通过从图1中除去单晶金刚石基板1-1，由单晶金刚石薄膜1-2、沟道1-3、源电极1-4、栅电极1-5、漏电极1-6构成的结构也可以得到本发明特有的效果。此时，单晶金刚石薄膜1-2成为比较厚的膜厚，使得即便是膜单体在结构上也能够独立。单晶金刚石基板1-1的除去可以通过研磨来进行。
接着，对本说明书中使用的面方位的定义进行说明。[110]方向、[100]方向当然是在将单晶金刚石基板1-1面的主方向、或者单晶金刚石薄膜1-2表面的主方向指定为
方向时的方向的定义。金刚石在晶体学上采取立方晶格(立方晶体)的晶系。通常来说，晶面具有在形成其面时必须切断的原子键的数量越少越容易出现的性质。因此，为金刚石时，易于出现的面方位为
等价(详细情况参照非专利文献2)。本说明书中记载了使单晶金刚石基板1-1面的主方向、或者单晶金刚石薄膜1-2表面的主方向为
当将单晶金刚石基板1-1面的主方向、或者单晶金刚石薄膜1-2表面的主方向定义为
等价，将这些总称为作为栅电极1-5长度方向优选方向的[100]方向。对于[110]方向，也应该注意是总称。
在图3A～3D所示的工序中，使用了单晶金刚石基板1-1。但是，即便是不使用单晶金刚石基板1-1的情况下，只要是单晶金刚石薄膜1-2的面方位或者沟道1-3面的面方位在图4说明的αd、αc的各个角度范围内，则当然同样具有提高互导的效果。在不使用单晶金刚石基板1-1时，例如还可以使用Ir(铱金属)、MgO、Si作为基板。只要是能够形成单晶金刚石薄膜的基板即可。
(实施方式2)图2为显示本发明实施方式2的金刚石半导体元件结构的图。本实施方式的构造是适于大功率工作的构造。在本实施方式中，将栅电极配置成为竞技场的跑道形状。在单晶金刚石基板1-11上形成有单晶金刚石薄膜1-12、在单晶金刚石薄膜内部形成二维空穴或电子沟道1-13。如图2所示，沟道呈现椭圆形的形状。进而，在单晶金刚石薄膜1-12的表面上，源电极1-14、栅电极1-15，漏电极1-16形成在沟道1-13的上方。朝向外周依次形成有栅电极1-15和源电极1-14，使其包围处于最内部的椭圆形形状的漏电极1-16的周围。
图2中虽未明确指出，但在本实施方式中，单晶金刚石基板1-11、单晶金刚石薄膜1-12、沟道1-13的各面方位也分别成为与实施方式1的情况相同范围的αs、αd、αc。在除去椭圆形形状的两端的两个圆弧部分的直线状区域配置有各个电极，使得栅电极1-15的长度方向从晶轴[110]方向倾斜β度。与图4所示情况相同，当然具有提高互导的效果。
如上详细所述，通过使单晶金刚石薄膜、单晶金刚石基板或者沟道形成面的面方位稍稍偏离
方向，可以得到显著地抑制金刚石特有的晶体缺陷的产生的本发明特有效果。可以得到相当高的场效应晶体管的互导，可以实现能够供于实用的金刚石半导体元件。
(实施方式3)图7A～J显示本发明一实施方式的金刚石半导体元件制作工序。准备作为金刚石单晶的在其表面上具有平行的2维空穴沟道的薄膜2-1(以下记作金刚石单晶薄膜2-1)(图7A)。在金刚石单晶薄膜2-1的整个表面上蒸镀Au，使厚度达到0.1μm，形成Au薄膜2-2B(图7B)。接着，在Au薄膜2-2B上的设置栅电极的区域上涂布20μm宽的抗蚀剂2-3(图7C)，然后在试样的整个表面上蒸镀Au薄膜2-2T(图7D)。此时，Au薄膜2-2T的厚度为0.4μm。
接着，将抗蚀剂2-3剥离，将抗蚀剂2-3以及蒸镀在其上的Au薄膜2-2T的一部分除去，在Au薄膜2-2T上形成开口部2-7(图7E)。为了将抗蚀剂2-3良好地剥离，必须使垂直于抗蚀剂2-3长度方向并与金刚石单晶薄膜2-1的面水平的方向的距离比Au薄膜2-2T在垂直于金刚石单晶薄膜2-1面的方向的厚度更长。接着，将抗蚀剂2-4涂布在整个试样表面(图7F)。以0.05μm的宽度在Au薄膜2-2B与抗蚀剂2-4接触的区域内形成栅电极的区域上进行曝光和显影，除去抗蚀剂2-4的一部分，在Au薄膜2-2B上形成开口部2-8(图7G)。
接着，使用刻蚀溶液，将从开口部2-8露出的Au薄膜2-2B的一部分刻蚀(图7H)。由于刻蚀是各向同性地进行，因此抗蚀剂2-4下方区域的Au薄膜2-2B也被刻蚀，产生底切。刻蚀在到达Au薄膜2-2T之前停止。
接着，在整个试样表面上蒸镀Al(图71)。Al的一部分从Au薄膜2-2B开口部2-8被蒸镀到金刚石单晶薄膜2-1上，形成Al薄膜2-5G。另一方面，其他的大部分被蒸镀在抗蚀剂2-4上，形成Al薄膜2-5。之后进行抗蚀剂2-4的剥离，将抗蚀剂2-4和抗蚀剂2-4上的Al薄膜2-5除去(图7J)。
这里，将Au薄膜2-2B的一侧作为下部源电极2-6SB，将另一侧作为下部漏电极2-6DB。将下部源电极2-6SB上的Au薄膜2-2T作为上部源电极2-6ST、将下部漏电极2-6DB上的Au薄膜2-2T作为上述漏电极2-6DT。本说明书中分开记载为下部源电极、上部源电极，但是由于下部源电极2-6SB和上部源电极2-6ST上下合起来作为1个源电极发挥作用，因此可以将下部源电极2-6SB和上部源电极2-6ST看作1个源电极。下部漏电极和上部漏电极也同样可以看作1个漏电极。另外，将Al薄膜2-5G作为栅电极2-7G。
对于本发明一实施方式的金刚石半导体元件而言，金刚石单晶薄膜2-1可以是单晶和多晶的任何一个，另外，金刚石单晶薄膜2-1中的沟道可以是电子和空穴中的任何一个。
这里，将栅极长作为dG，将连接于金刚石单晶薄膜2-1表面的下部源电极2-6SB一端与栅电极2-7G的源极侧一端之间的下部源极·栅极间隔作为dSGB、将连接于金刚石单晶薄膜2-1表面的下部漏电极2-6DB一端与栅电极2-7G的漏极侧一端之间的栅极·下部漏极间隔作为dGDB。将上部源电极2-6ST一端与栅电极2-7G的源极侧一端之间的上部源极·栅极间隔作为dSGT、将上部漏电极2-6DT一端与栅电极2-7G的漏极侧一端之间的栅极·上部漏极间隔作为dGDT。
将源电极整体的厚度作为tS，其中，下部源电极2-6SB的厚度作为tSB，将上部源电极2-6ST的厚度作为tST。将漏电极整体的厚度作为tD，其中，下部漏电极2-6DB的厚度作为tDB，将上部漏电极2-6DB的厚度作为tDT。
这样，将源电极和漏电极分为使用刻蚀溶液刻蚀的层和使用抗蚀剂剥离的层来形成。由此可以缩小电极的倒梯形部，因此可以缩小源电极和栅电极之间的间隔、提高最大振荡频率fmax、加厚源电极和漏电极的厚度、减小电压下降。
本实施方式中，源电极和漏电极分别由作为上部金属膜的Au薄膜2-2T和作为下部金属膜的Au薄膜2-2B这两层金属膜形成，但如果可以减小连接于金刚石单晶薄膜2-1的金属膜的厚度，则源电极和漏电极可以是数层。
在本实施方式中，下部源电极2-6SB和下部漏电极2-6DB的栅电极2-7G侧的端面为倒梯形形状。但是，由于在本发明中重要的是分别形成用于“缩窄源极·栅极电极间隔、栅极·漏极电极间隔”的层和用于“加厚源电极的厚度、漏电极的厚度”的层，因此下部源电极2-6SB和下部漏电极2-6DB的栅电极2-7G侧端面的结构并不限定于倒梯形构造。
图8A～C显示本发明一实施方式的使用了金刚石半导体元件的金刚石场效应晶体管的特性。这里使用的金刚石半导体元件的各尺寸为dG＝0.2μm、dSGB＝dGDB＝0.1μm、dSGT＝dGDT＝1μm、tSB＝tDB＝0.05μm、tST＝tDT＝10μm。
图8A显示本实施方式的金刚石场效应晶体管的漏极电流电压特性。最大漏极电流IDmax在本实施方式中达到1A/mm，而以往为0.35A/mm。图8B显示本实施方式金刚石场效应晶体管的互导gm的栅极电压VG依赖性(传递特性)。最大互导gmmax在本实施方式中达到520mS/mm，而以往为150mS/mm。图8C显示本实施方式金刚石场效应晶体管的功率增益U的频率f依赖性。如图8C所示最大振荡频率fmax在本实施方式中达到310GHz，而以往为81GHz。
这样，本发明一实施方式的金刚石半导体元件相对于以往的金刚石半导体元件大大地改善了场效应晶体管特性，可以制成实用水平的金刚石晶体管。
对于本发明一实施方式的金刚石晶体管的尺寸变化所导致的特性变化，参照图7J进行详细说明。栅电极2-7G的形状为所谓的T型栅极(或者也称为蘑菇型栅极)等时，将栅电极2-7G的连接于金刚石单晶薄膜表面的部分的距离作为栅极长dG。此时，将下部源极·栅极间隔dSGB、上部源极·栅极间隔dSGT分别作为从连接于金刚石单晶薄膜2-1表面的部分的栅电极2-7G的源极侧一端至下部源电极2-6SB、上部源电极2-6ST的距离，将栅极·下部漏极间隔dGDB、栅极·上部漏极间隔dGDT分别作为从连接于金刚石单晶薄膜2-1表面的部分的栅电极2-7G的漏极侧一端至下部漏电极2-6DB、上述漏电极2-6DT的距离。另外，在图9A、9B～12A、12B中使用的金刚石半导体元件，除了作为变量使用的位置的尺寸外，具有dG＝0.2μm、dSGB＝dGDB＝0.1μm、dSGT＝10μm、dGDT＝50μm、tSB＝tDB＝0.05μm、tST＝tDT＝10μm的尺寸。
图9A显示下部源极·栅极间隔dSGB和最大振荡频率fmax的关系。如果dSGB增加，则fmax减少，但当dSGB从0.1μm增加到10μm时，fmax从250GHz减少至100GHz，可以得到比以往构成中fmax为81GHz更加良好的特性。
图9B显示上部源极·栅极间隔dSGT和最大振荡频率fmax的关系。如果dSGT增加，则fmax减少，但当dSGT从0.07μm增加到30μm时，fmax从250GHz减少至120GHz，可以得到比以往构成中fmax为81GHz更加良好的特性。
图10A显示栅极·下部漏极间隔dGDB和漏极介质击穿电压VBR的关系。如果dGDB增加，则VBR增加，但在dGDB为0.05μm至0.1μm附近急剧增加，在0.1μm以上的范围内，VBR为100V以上。可以得到比以往构成中VBR为45V更加良好的特性。但如果dGDB超过50μm，则fmax减少。
图10B显示栅极·上部漏极间隔dGDT和最大振荡频率fmax的关系。如果dGDT增加，在达到3μm之前，fmax增加；超过3μm，则fmax减小。这里，当dGDT为30μm时，fmax为140GHz，可以得到比以往构成中fmax为81GHz更为良好的特性。
图11A显示下部源电极2-6SB的厚度tSB和最大振荡频率fmax的关系。如果tSB增加，则fmax减小，但当tSB从0.01μm增加至0.2μm时，fmax从260GHz减少至130GHz，可以得到比以往构成中fmax为81GHz更加良好的特性。
图11B显示上部源电极2-6ST的厚度tST和最大振荡频率fmax的关系。如果tST增加，则fmax也增加，当tST为0.2μm时，fmax为100GHz，当tST为100μm时，fmax达到270GHz。由此可以得到比以往构成中fmax为81GHz更加良好的特性。
图12A显示下部漏电极2-6DB的厚度tDB和最大振荡频率fmax的关系。如果tDB增加，则fmax减小，但当tDB从0.01μm增加至0.2μm时，fmax从300GHz减少至100GHz，可以得到比以往构成中fmax为81GHz更加良好的特性。
图12B显示上部漏电极2-6DB的厚度tDT和最大振荡频率fmax的关系。如果tDT增加，则fmax也增加，当tDT为0.2μm时，fmax为100GHz，当tDT为100μm时，fmax为280GHz。由此可以得到比以往构成中fmax为81GHz更加良好的特性。
表1显示了源电极和漏电极的材料为Au的以往金刚石半导体元件与下部源电极2-6SB、下部漏电极2-6DB的材料为AuPt合金的本发明一实施方式的金刚石半导体元件的最大振荡频率fmax。此时，上部源电极2-6ST、上部漏电极2-6DT的材料为Au。上述金刚石半导体元件的电极材料中使用Au，但本发明一实施方式的金刚石半导体元件的电极材料中如果使用组成比为Au∶Pt＝8∶2的AuPt合金，则fmax显著地增加至220GHz。
表2显示源电极和漏电极的材料为Au的以往金刚石半导体元件与上部源电极2-6ST、上部漏电极2-6DT的材料为组成比Au∶PT＝8∶2的AuPt合金、Pt、Pd、Ti、Mo、W的本发明一实施方式的金刚石半导体元件的最大振荡频率fmax。此时，下部源电极2-6SB、下部漏电极2-6DB的材料为Au。上述金刚石半导体元件的电极材料中使用Au，但本发明一实施方式的金刚石半导体元件的电极材料中如果使用表2所示的电极材料，则fmax显著地增加。
这样，下部源电极2-6SB和下部漏电极2-6DB、以及上部源电极2-6ST和上述漏电极2-6DT可以分别由不同的材料形成。
本发明一实施方式的一大特征在于，在金刚石稳定的高压力下给与充分的温度而对金刚石晶体薄膜进行烧结(退火)。用于优化金刚石晶体薄膜的结晶性的尝试是在线℃以上的高温退火进行的(参照非专利文献5)，但由于金刚石原本在1.5Gpa以上的超高压下稳定，因此在高温真空退火中会发生劣化。因而，本发明的一实施方式中，在金刚石稳定的高压力下进行退火。由此，晶体中所含的晶格缺陷等被恢复、除去，可以使金刚石晶体薄膜高品质化。
本说明书中，“(金刚石)稳定的、稳定地”是指金刚石不被石墨化、保持金刚石状态的状态。也就是说，金刚石稳定是指即便在高温、高压下进行退火，也不会石墨化，保持金刚石状态的状态。例如，在为单晶金刚石时，金刚石单晶不被石墨化，而保持单晶状态。因此，通过在金刚石成为稳定状态的高压下对金刚石晶体薄膜进行退火，可以防止或减轻金刚石晶体薄膜的石墨化。
另外，在金刚石可以稳定地退火的区域内决定进行退火的温度(也称为退火温度)T和进行退火的压力(也称为退火压力)P。该区域是如图21所示的满足P＞0.71+0.0027T或P＝0.71+0.0027T、且P≥1.5GPa的区域。这样的区域为图21中的斜线部分。需要说明的是，P≥0.71+0.0027T的关系式是本领域技术人员公知的关系式。温度T为550℃最为合适。
需要说明的是，在图21中，符号○、符号×是指对金刚石晶体薄膜进行高压高温退火的条件。符号○表示在退火后金刚石结构也稳定的条件；符号×表示在退火后金刚石基板石墨化的条件。
本发明的一实施方式中，如果将退火温度和退火压力设定在上述区域内，即，设定金刚石稳定的退火温度和退火压力，则可以减轻金刚石晶体薄膜的劣化。另外，即便增高退火温度，只要提高了退火压力，由于还在上述区域内，因此可以将退火温度设定得较高。由此，可以减少晶体缺陷。通过本发明的一实施方式，可以提高金刚石晶体薄膜的品质。
上述退火可如下进行通过微波等离子体CVD装置等，在金刚石单晶基板上形成金刚石晶体薄膜，将形成有该金刚石晶体薄膜的金刚石单晶基板放在超高压高温烧结炉中，进行退火。
另外，还可以准备两张形成有上述金刚石晶体薄膜的金刚石单晶基板，重叠上述两个基板使各自的金刚石晶体薄膜的表面(在金刚石晶体薄膜中与金刚石单晶基板和形成在其上的金刚石晶体薄膜的界面相对的面)之间接触，进行退火。需要说明的是，还可以按照两个金刚石晶体薄膜的表面的至少一部分接触的方式进行该重叠。通过这样地重叠，由于在退火中金刚石晶体薄膜的表面没有或减少暴露于空气中的表面，因此可以减轻空气中的氧气、氮气、水蒸气的影响。另外，在退火中为了施加压力而利用NaCl等将样品的周围包裹，但通过上述重叠，可以减轻在退火中NaCl等附着在金刚石晶体薄膜的表面上。
这样，通过重叠两个金刚石晶体薄膜使得各自的表面在内侧，两个金刚石晶体薄膜各自可以对相对的金刚石晶体薄膜起到保护部件的功能。即，通过使一个金刚石晶体薄膜表面的至少一部分与另一个金刚石晶体薄膜表面的至少一部分接触，利用其中之一覆盖另一个的接触区域。通过这样重叠后进行退火，对于两个金刚石晶体基板各自保护表面的同时，一次性地在大致相同的位置上进行退火，或者，可以用较单独对两个基板进行退火所必需空间更小的空间进行退火。因而，由于可以减小用于进行退火的空间，所以可以增加一次退火的基板的数量，可以高效地制作高品质的金刚石晶体薄膜。
进而，还可以在金刚石晶体薄膜表面的至少一部分上形成绝缘体薄膜、金属薄膜、合金等保护部件，进行退火。这样，由于使用保护部件覆盖了金刚石晶体薄膜表面的至少一部分后再进行退火，因此与上述重叠同样，可以减轻退火中空气中的氧气、氮气、水蒸气的影响。另外，还可以减轻退火中NaCl等在金刚石晶体薄膜表面上的附着。
需要说明的是，在本说明书中，“保护部件”是指用于减轻空气中的各成分或施加压力时使用的NaCl等材料对金刚石晶体薄膜表面的影响的部件。该保护部件通过覆盖金刚石晶体薄膜表面的至少一部分或者形成在该至少一部分上而发挥功能。即，通过在金刚石晶体薄膜表面上存在保护部件，可以防止或减轻空气中的氧气、氮气、水蒸气等各成分或者施加压力时使用的NaCl等材料到达或附着在金刚石晶体薄膜的表面上。
需要说明的是，在本发明的一实施方式中，形成金刚石晶体薄膜的基板并不限定于金刚石单晶基板，还可以使用金刚石多晶基板、硅基板等其他基板。
形成在基板上的金刚石晶体薄膜也可以是金刚石单晶薄膜、还可以是金刚石多晶薄膜。
以下，根据实施例详细地说明本发明一实施方式的金刚石薄膜制作方法，但本发明并不限定于以下实施例，在不脱离其主旨的范围内当然可以进行各种变更。例如，金刚石单晶薄膜可以是任意的厚度，并不限定于下述实施例的值。
(实施例1)使用图15A～15D说明本发明实施例1的金刚石薄膜制作方法。准备面方位为(100)的金刚石单晶基板3-11(图15A)。接着，使用微波等离子体CVD装置、以甲烷作为反应气体、在基板温度700℃下在金刚石单晶基板3-11上层叠1～5μm左右金刚石单晶薄膜3-12(图15B)。这样形成的金刚石单晶薄膜中往往包含缺陷或杂质。在本实施例中，使用了微波等离子体CVD法，但只要是能够形成金刚石薄膜的方法，则生长方法没有限制。
之后，将形成有金刚石单晶薄膜3-12的金刚石单晶基板3-11配置在超高压高温烧结炉中，在1200℃、6GPa的条件下进行上述金刚石单晶薄膜3-12的退火(图15C)。通过该退火，减少缺陷或杂质，可以得到高品质的金刚石晶体薄膜(图15D)。
作为预备实验，如图21所示在各种温度、压力条件下对形成有金刚石晶体薄膜的金刚石单晶基板进行退火，1200℃、6GPa的条件处于金刚石可以稳定地退火的区域内。
在高压高温退火前后测定金刚石晶体薄膜的空穴，比较特性。通过空穴测定得到的半导体迁移率与结晶性密切相关，结晶性越好则迁移率越上升。在本实施例中为了抑制样品间的偏差，在同一条件下制作了数个样品，进行空穴测定，求出迁移率的平均值(平均迁移率)。
由表3可知，退火前的样品(图15B)，即通过以往方法制作的样品在室温下的平均迁移率为800cm2/Vs左右。而高压高温退火后的样品(图15D)的平均迁移率为1000cm2/Vs，平均迁移率上升。
使用高温高压退火前后的金刚石晶体薄膜制作场效应晶体管(FET)，测定电流-电压(Ids-Vds)，比较特性(图23)。需要说明的是，对于上述FET，在源极、漏电极中使用金、使用铝作为栅电极，栅极长为5μm，栅极宽为100μm。栅极电压是在0-3.5V范围以0.5V刻度测定的。
由这些结果可知，通过对形成在基板上的金刚石晶体薄膜进行高压高温退火，金刚石晶体薄膜中的缺陷减少、提高了金刚石晶体薄膜的品质。此时，退火温度和退火压力设定成可使金刚石稳定，因此可以抑制金刚石晶体薄膜的劣化。进而，只要是金刚石可以稳定地进行退火的区域，则退火温度可以提高，因此可以进一步减少缺陷。
(实施例2)使用图16A～16D说明本发明实施例2的金刚石薄膜制作方法。准备面方位为(100)的金刚石单晶基板3-21(图16A)。接着，使用微波等离子体CVD装置、以甲烷作为反应气体、在基板温度700℃下在金刚石单晶基板3-21上层叠1～5μm左右金刚石单晶薄膜3-22(图16B)。这样形成的金刚石单晶薄膜中往往包含缺陷或杂质。在本实施例中，准备两张如上制作的形成有金刚石单晶薄膜3-22的金刚石单晶基板3-21。
之后，如图16C所示，按照两张金刚石单晶薄膜3-22表面成为内侧的方式进行重叠后，即，按照两张金刚石单晶薄膜3-22的表面之间相接触的方式使它们重叠后，将该重叠的基板配置在超高压高温烧结炉内，在1200℃、6GPa的条件下进行退火。
需要说明的是，上述重叠可以人工来进行，也可以用配置装置来进行，该配置装置具有夹持该基板、将该夹持的基板配置在固定位置上的装置以及用于驱动该装置的驱动装置。使用这种配置装置时，通过驱动马达等驱动装置，夹持一张金刚石单晶基板3-21、重叠到另一张金刚石单晶基板3-21上使得两张金刚石单晶薄膜3-22的表面重叠，这样配置上述夹持的金刚石单晶基板3-21。
这样，在本实施例中，只要能够按照两张金刚石单晶薄膜3-22的表面相接触的方式使它们重叠，则可以采用各种方式。
上述退火结束，则将重叠的两张基板分离，通过上述退火，得到缺陷和杂质减少的高品质的金刚石晶体薄膜(图16D)。
在高压高温退火前后测定金刚石晶体薄膜的空穴，比较特性。由表3可知，退火前的样品(图16B)、即通过以往方法制作的样品在室温下的平均迁移率为800cm2/Vs左右。而高压高温退火后的样品(图16D)的平均迁移率为1300cm2/Vs，平均迁移率上升。由这些结果可以理解，通过高压高温退火，金刚石晶体薄膜中的缺陷减少、提高了金刚石晶体薄膜的品质。另外，本实施例中由于在退火中使金刚石晶体薄膜的表面之间相接触，因此可以减轻空气中的氮气、氧气、水蒸气等对金刚石晶体薄膜的影响。另外，通过上述重叠，可以减少为了施加压力而配置在基板周围的NaCl在退火中附着在金刚石晶体薄膜的表面上。
需要说明的是，本实施例中，将两个金刚石单晶薄膜3-22表面之间重叠使得整个表面接触，但并不限定于此。在本实施例中，重要的是减轻空气中各成分或在施加压力时使用的NaCl等在退火中对金刚石单晶薄膜3-22表面的影响是很重要的，因此，在退火中重使上述表面哪怕一小部分不露出来是重要的。因而，在本发明的一实施例中，如果按照两个金刚石晶体薄膜表面的至少一部分相接触来重叠两个基板，则可以减轻上述影响。
这样，在本实施例中，为了减轻空气中各成分或在施加压力时使用的NaCl等在退火中对金刚石单晶薄膜表面的影响，只要减少金刚石晶体薄膜表面的露出即可，因此并不限定于按照两个金刚石晶体薄膜的表面成为内侧的方式进行重叠。例如，还可以通过在金刚石晶体薄膜的至少一部分上配置作为保护部件的金刚石晶体基板或者在实施例3或4中后述的氧化物、氮化物、金属、合金等，使用保护部件覆盖上述至少一部分，然后进行退火。
(实施例3)使用图17A～17F说明本发明实施例3的金刚石薄膜制作方法。准备面方位为(100)的金刚石单晶基板3-31(图17A)。接着，使用微波等离子体CVD装置、以甲烷作为反应气体、在基板温度700℃下在金刚石单晶基板3-31上层叠1～5μm左右金刚石单晶薄膜3-32(图17B)。这样形成的金刚石单晶薄膜中往往包含缺陷或杂质。
之后，如图17C所示，在金刚石单晶薄膜3-32上形成作为保护部件的保护膜3-33。该保护膜3-33可以是具有0.5μm左右膜厚的各种金属化合物。这种保护膜3-33的材料并不限定于此，例如可以是氧化硅(SiOx)、氮化硅(SiNx)、氧化铝(AlOx)等。这些氧化硅、氮化硅、氧化铝可以使用ECR溅射法形成。
将形成有保护膜3-33和金刚石单晶薄膜3-32的金刚石单晶基板3-31配置在超高压高温烧结炉内，在1200℃、6GPa的条件下进行上述金刚石单晶薄膜3-32的退火(图17D)。通过该退火，可以得到缺陷或杂质减少了的高品质的金刚石晶体薄膜(图17E)。接着进行除去保护膜3-33的刻蚀(图17F)。
在高压高温退火前后测定金刚石晶体薄膜的空穴，比较样品的特性。由表3可知，退火前的样品(图17B)、即通过以往方法制作的样品在室温下的平均迁移率为800cm2/Vs左右。而高压高温退火后的样品(图17F)的平均迁移率无论保护膜的种类为何种，都达到1300cm2/Vs，比以往方法得到提高。由这些结果可以理解，通过高压高温退火，金刚石晶体薄膜中的缺陷减少、提高了金刚石晶体薄膜的品质。另外，本实施例中由于在退火中在金刚石晶体薄膜的表面上形成了保护膜，因此可以减轻空气中的氮气、氧气、水蒸气等对金刚石晶体薄膜表面的影响。另外，通过上述保护膜，可以减少为了施加压力而配置在基板周围的NaCl在退火中附着在金刚石晶体薄膜的表面上。
需要说明的是，本实施例中，将保护膜3-33形成在金刚石单晶薄膜3-22整个表面上，但并不限定于此。在本实施例中，重要的是减轻空气中各成分或在施加压力时使用的NaCl等在退火中对金刚石单晶薄膜3-22表面的影响，因此，在退火中使上述表面哪怕一小部分不露出来是重要的。因而，在本发明的一实施例中，只要在金刚石单晶薄膜的至少一部分上形成保护膜，即可减轻上述影响。
(实施例4)使用图18A～18F说明本发明实施例4的金刚石薄膜制作方法。准备面方位为(100)的金刚石单晶基板3-41(图18A)。接着，使用微波等离子体CVD装置、以甲烷作为反应气体、在基板温度700℃下在金刚石单晶基板3-41上层叠1～5μm左右金刚石单晶薄膜3-42(图18B)。这样形成的金刚石单晶薄膜中往往包含缺陷或杂质。
之后，如图18C所。EMC体育 EMC易倍体育
